-
Notifications
You must be signed in to change notification settings - Fork 0
/
Copy pathaarch64_tutorial.html
2273 lines (1953 loc) · 69.6 KB
/
aarch64_tutorial.html
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
209
210
211
212
213
214
215
216
217
218
219
220
221
222
223
224
225
226
227
228
229
230
231
232
233
234
235
236
237
238
239
240
241
242
243
244
245
246
247
248
249
250
251
252
253
254
255
256
257
258
259
260
261
262
263
264
265
266
267
268
269
270
271
272
273
274
275
276
277
278
279
280
281
282
283
284
285
286
287
288
289
290
291
292
293
294
295
296
297
298
299
300
301
302
303
304
305
306
307
308
309
310
311
312
313
314
315
316
317
318
319
320
321
322
323
324
325
326
327
328
329
330
331
332
333
334
335
336
337
338
339
340
341
342
343
344
345
346
347
348
349
350
351
352
353
354
355
356
357
358
359
360
361
362
363
364
365
366
367
368
369
370
371
372
373
374
375
376
377
378
379
380
381
382
383
384
385
386
387
388
389
390
391
392
393
394
395
396
397
398
399
400
401
402
403
404
405
406
407
408
409
410
411
412
413
414
415
416
417
418
419
420
421
422
423
424
425
426
427
428
429
430
431
432
433
434
435
436
437
438
439
440
441
442
443
444
445
446
447
448
449
450
451
452
453
454
455
456
457
458
459
460
461
462
463
464
465
466
467
468
469
470
471
472
473
474
475
476
477
478
479
480
481
482
483
484
485
486
487
488
489
490
491
492
493
494
495
496
497
498
499
500
501
502
503
504
505
506
507
508
509
510
511
512
513
514
515
516
517
518
519
520
521
522
523
524
525
526
527
528
529
530
531
532
533
534
535
536
537
538
539
540
541
542
543
544
545
546
547
548
549
550
551
552
553
554
555
556
557
558
559
560
561
562
563
564
565
566
567
568
569
570
571
572
573
574
575
576
577
578
579
580
581
582
583
584
585
586
587
588
589
590
591
592
593
594
595
596
597
598
599
600
601
602
603
604
605
606
607
608
609
610
611
612
613
614
615
616
617
618
619
620
621
622
623
624
625
626
627
628
629
630
631
632
633
634
635
636
637
638
639
640
641
642
643
644
645
646
647
648
649
650
651
652
653
654
655
656
657
658
659
660
661
662
663
664
665
666
667
668
669
670
671
672
673
674
675
676
677
678
679
680
681
682
683
684
685
686
687
688
689
690
691
692
693
694
695
696
697
698
699
700
701
702
703
704
705
706
707
708
709
710
711
712
713
714
715
716
717
718
719
720
721
722
723
724
725
726
727
728
729
730
731
732
733
734
735
736
737
738
739
740
741
742
743
744
745
746
747
748
749
750
751
752
753
754
755
756
757
758
759
760
761
762
763
764
765
766
767
768
769
770
771
772
773
774
775
776
777
778
779
780
781
782
783
784
785
786
787
788
789
790
791
792
793
794
795
796
797
798
799
800
801
802
803
804
805
806
807
808
809
810
811
812
813
814
815
816
817
818
819
820
821
822
823
824
825
826
827
828
829
830
831
832
833
834
835
836
837
838
839
840
841
842
843
844
845
846
847
848
849
850
851
852
853
854
855
856
857
858
859
860
861
862
863
864
865
866
867
868
869
870
871
872
873
874
875
876
877
878
879
880
881
882
883
884
885
886
887
888
889
890
891
892
893
894
895
896
897
898
899
900
901
902
903
904
905
906
907
908
909
910
911
912
913
914
915
916
917
918
919
920
921
922
923
924
925
926
927
928
929
930
931
932
933
934
935
936
937
938
939
940
941
942
943
944
945
946
947
948
949
950
951
952
953
954
955
956
957
958
959
960
961
962
963
964
965
966
967
968
969
970
971
972
973
974
975
976
977
978
979
980
981
982
983
984
985
986
987
988
989
990
991
992
993
994
995
996
997
998
999
1000
<?xml version="1.0" encoding="utf-8"?>
<!DOCTYPE html PUBLIC "-//W3C//DTD XHTML 1.0 Strict//EN"
"http://www.w3.org/TR/xhtml1/DTD/xhtml1-strict.dtd">
<html xmlns="http://www.w3.org/1999/xhtml" lang="en" xml:lang="en">
<head>
<meta http-equiv="Content-Type" content="text/html;charset=utf-8" />
<title>AArch64 Tutorial</title>
<link rel="stylesheet" type="text/css" href="/htmlize.css"/>
<link rel="stylesheet" type="text/css" href="./htmlize.css"/>
<link rel="stylesheet" type="text/css" href="../htmlize.css"/>
<link rel="stylesheet" type="text/css" href="../../htmlize.css"/>
<link rel="stylesheet" type="text/css" href="/readtheorg.css"/>
<link rel="stylesheet" type="text/css" href="./readtheorg.css"/>
<link rel="stylesheet" type="text/css" href="../readtheorg.css"/>
<link rel="stylesheet" type="text/css" href="../../readtheorg.css"/>
<script src="https://cdnjs.cloudflare.com/ajax/libs/mathjax/2.7.0/MathJax.js?config=TeX-AMS_HTML"></script>
<link rel="stylesheet" type="text/css" href="/main.css" media="screen" />
<link rel="stylesheet" type="text/css" href="../main.css" media="screen" />
<link rel="stylesheet" type="text/css" href="../../main.css" media="screen" />
<link rel="stylesheet" type="text/css" href="./main.css" media="screen" />
<link rel = "icon" href = "/icon.png" type = "image/x-icon">
</head>
<body>
<div id="content" class="content">
<h1 class="title">AArch64 Tutorial</h1>
<div id="table-of-contents" role="doc-toc">
<h2>Table of Contents</h2>
<div id="text-table-of-contents" role="doc-toc">
<ul>
<li><a href="#org000015a">1. AArch64 Tutorial</a>
<ul>
<li><a href="#org000010c">1.1. AArch64 Assembly</a>
<ul>
<li><a href="#org0000001">1.1.1. Register</a></li>
<li><a href="#org00000fb">1.1.2. instructions</a></li>
<li><a href="#org0000109">1.1.3. demo</a></li>
</ul>
</li>
<li><a href="#org000011b">1.2. Calling Convention</a>
<ul>
<li><a href="#org000010f">1.2.1. 普通的参数和返回值</a></li>
<li><a href="#org0000112">1.2.2. 返回结构体</a></li>
<li><a href="#org0000115">1.2.3. 参数为结构体</a></li>
<li><a href="#org0000118">1.2.4. 变长参数</a></li>
</ul>
</li>
<li><a href="#org0000127">1.3. Assembler</a>
<ul>
<li><a href="#org0000124">1.3.1. directive and modifier</a></li>
</ul>
</li>
<li><a href="#org0000154">1.4. Privileged ISA</a>
<ul>
<li><a href="#org000014b">1.4.1. CSR</a></li>
<li><a href="#org000014e">1.4.2. SVC/HVC/SMC/ERET</a></li>
<li><a href="#org0000151">1.4.3. Example</a></li>
</ul>
</li>
<li><a href="#org0000157">1.5. AArch64 vs. RISC-V</a></li>
</ul>
</li>
</ul>
</div>
</div>
<div id="outline-container-org000015a" class="outline-2">
<h2 id="org000015a"><span class="section-number-2">1.</span> AArch64 Tutorial</h2>
<div class="outline-text-2" id="text-1">
<p>
<a href="https://developer.arm.com/-/media/Arm%20Developer%20Community/PDF/Learn%20the%20Architecture/Armv8-A%20Instruction%20Set%20Architecture.pdf">Armv8-A Instruction Set Architecture</a>
</p>
<p>
<a href="https://cs140e.sergio.bz/docs/ARMv8-A-Programmer-Guide.pdf">Cortex-A Series Programmer’s Guide for ARMv8-A</a>
</p>
<p>
<a href="https://cs140e.sergio.bz/docs/ARMv8-Reference-Manual.pdf">ARM Architecture Reference Manual for ARMv8-A architecture profile</a>
</p>
</div>
<div id="outline-container-org000010c" class="outline-3">
<h3 id="org000010c"><span class="section-number-3">1.1.</span> AArch64 Assembly</h3>
<div class="outline-text-3" id="text-1-1">
</div>
<div id="outline-container-org0000001" class="outline-4">
<h4 id="org0000001"><span class="section-number-4">1.1.1.</span> Register</h4>
<div class="outline-text-4" id="text-1-1-1">
<ul class="org-ul">
<li><p>
31 个 64 bits GPR (X0~X30)
</p>
<p>
w0 对应 x0 的低 32 位, w1 对应 x1 的低 32 位, 并不存对应 x0 的高 32位的寄存器,
因为 Wd 为 w0 的指令会将 x0 的高 32 位清零
</p>
<ul class="org-ul">
<li>X0~X7 用作函数调用时的参数</li>
<li>X8 称为 XR, 在函数调用时用来保存要返回的结构体的地址</li>
<li>X9~X15 是 caller saved</li>
<li>X16, X17 称为 IP0, IP1, linker 生成的 veneer 会使用它做为 scratch</li>
<li>X19~X28 是 callee saved</li>
<li>X29 是 FP</li>
<li>X30 是 LR</li>
</ul></li>
<li><p>
不存在 X31 或 W31
</p>
<p>
XZR (64bit zero 寄存器), WZR (32 bit zero 寄存器) 以及 SP 都编码为 31
</p>
<p>
虽然 SP 和 XZR 编码都为 31, 但并不会有冲突, 例如:
</p>
<div class="org-src-container">
<pre class="src src-asm"><span class="org-function-name">add</span> <span class="org-keyword">x0</span>, xzr, x1
<span class="org-function-name">add</span> <span class="org-keyword">x0</span>, sp, x1
</pre>
</div>
<p>
对应的编码为:
</p>
<pre class="example" id="org0000000">
8b0103e0 add x0, xzr, x1
8b2163e0 add x0, sp, x1
</pre>
<p>
第一条对应 `ADD (shifted register)`, 第二条对应 `ADD (extended register)`, 这两类指令有不同的指令编码格式, 虽然 xzr/sp 都编码为 31, 即 `3e0` (0b1111100000)
中的 `11111`
</p>
<p>
另外, load/store 类指令通常不会用 zero 做 base, 所以这类指令中 31 会被编码为
sp 而不是 xzr
</p></li>
<li><p>
32 个 128 bits 向量寄存器 (V0~V31)
</p>
<p>
通过 V{d}.{T} 访问向量寄存器, 例如 V0.2d, 其中 T 表示 Vd 寄存器中的数据如何解释:
</p>
<ol class="org-ol">
<li>8B, 表示使用 Vd 的低 64 bit, 表示 8 个 byte</li>
<li>16B, 表示使用 Vd 的整个 128 bit, 表示 8 个 byte</li>
<li>4H/8H, 4 个或 8 个 int16 或 fp16</li>
<li>2S/4S, 2 个或 4 个 int32 或 float</li>
<li>2D, 2 个 int64 或 double</li>
</ol>
<p>
即向量寄存器可以用来表示多个定点数或浮点数, 总共可以使用 64 bit 或 128 bit
</p>
<p>
同时向量寄存器也可以做为单个 FPR 使用, 其中 {H,S,D}0 对应 V0 的低 {16,32,64}
位, H 代表 half float, S 代表 float, D 代表 double.
</p>
<p>
在函数调用时 {h,s,d}0~7 用作浮点数参数, 8~15 是 callee-saved register
</p></li>
</ul>
</div>
</div>
<div id="outline-container-org00000fb" class="outline-4">
<h4 id="org00000fb"><span class="section-number-4">1.1.2.</span> instructions</h4>
<div class="outline-text-4" id="text-1-1-2">
</div>
<div id="outline-container-org0000031" class="outline-5">
<h5 id="org0000031"><span class="section-number-5">1.1.2.1.</span> arith</h5>
<div class="outline-text-5" id="text-1-1-2-1">
</div>
<div id="outline-container-org000001f" class="outline-6">
<h6 id="org000001f"><span class="section-number-6">1.1.2.1.1.</span> ADD</h6>
<div class="outline-text-6" id="text-1-1-2-1-1">
</div>
<ol class="org-ol">
<li><a id="org0000005"></a>ADD (extended register)<br />
<div class="outline-text-7" id="text-1-1-2-1-1-1">
<p>
<code>ADD <Xd|SP>, <Xn|SP>, <R><m>{, <extend> {#<amount>}}</code>
</p>
<ul class="org-ul">
<li><code><Xd|SP></code> 表示 rd 是 64 位 GPR(X0~X30) 或 SP</li>
<li><code><Xn|SP></code> 表示 rs1 是 64 位 GPR 或 SP</li>
<li><code><R><m></code> 表示 rs2 是寄存器 (R, 可以是 X 或 W), 例如 X30, W30 或 XZR…</li>
<li><code><extend></code> 表示 rs2 需要先经过哪种扩展</li>
<li><code>#<amount></code> 表示 rs2 扩展后还需要经过 <b>left</b> shift</li>
</ul>
<div class="org-src-container">
<pre class="src src-asm"><span class="org-function-name">mov</span> <span class="org-keyword">x0</span>, #1
<span class="org-function-name">mov</span> <span class="org-keyword">x1</span>, #0b101111111
# x1 通过 UXTB 后变为 0b01111111
# x1 通过 lsl 1 变为 0b11111110
# x0=x1+1 即 0b11111111
<span class="org-function-name">add</span> <span class="org-keyword">x0</span>, x0, x1, UXTB #1
</pre>
</div>
<pre class="example" id="org0000004">
int64_t foo(int64_t x, int y) { return x + ((int64_t)y << 1); }
foo:
add x0, x0, w1, sxtw 1
ret
</pre>
</div>
</li>
<li><a id="org0000009"></a>ADD (shifted register)<br />
<div class="outline-text-7" id="text-1-1-2-1-1-2">
<p>
<code>ADD <Xd>, <Xn>, <Xm>{, <shift> #<amount>}</code>
</p>
<ul class="org-ul">
<li><code><Xd></code> 表示 rd 是 64 位 GPR (X0~X30) 或 XZR</li>
</ul>
<div class="org-src-container">
<pre class="src src-asm"><span class="org-function-name">mov</span> <span class="org-keyword">x1</span>, #0b10
# x1 lsr #1 为 0b1
# x0 为 xzr+0b1=0b1
<span class="org-function-name">add</span> <span class="org-keyword">x0</span>, xzr, x1, lsr #1
</pre>
</div>
<pre class="example" id="org0000008">
int64_t foo(int64_t x, int64_t y) { return x + (y >> 1); }
foo:
add x0, x0, x1, asr 1
ret
</pre>
</div>
</li>
<li><a id="org000000d"></a>ADD (immediate)<br />
<div class="outline-text-7" id="text-1-1-2-1-1-3">
<p>
<code>ADD <Xd|SP>, <Xn|SP>, #<imm>{, <shift>}</code>
</p>
<ul class="org-ul">
<li><code>#<imm></code> 是 12 位的 unsigned imm, 所以无法支持负数, 但 as 支持打负数的 add 转换为 sub</li>
<li>shift 只能是默认的 <code>lsl #0</code> 或 <code>lsl #12</code>, 类似于 RISC-V 的 lui 指令</li>
<li>Rn 支持 SP, 所以不能使用 XZR</li>
</ul>
<div class="org-src-container">
<pre class="src src-asm"># 91000420 add x0, x1, #0x1
<span class="org-function-name">add</span> <span class="org-keyword">x0</span>, x1, #1, lsl #0
# d1400420 sub x0, x1, #0x1, lsl #12
# add 负数会变成 sub
<span class="org-function-name">add</span> <span class="org-keyword">x0</span>, x1, #-1, lsl #12
</pre>
</div>
<pre class="example" id="org000000c">
int64_t foo(int64_t x, int64_t y) { return x + (4 << 12); }
foo:
0 add x0, x0, #0x4, lsl #12
4 ret
</pre>
</div>
</li>
<li><a id="org0000011"></a>ADDS<br />
<div class="outline-text-7" id="text-1-1-2-1-1-4">
<p>
上面三个 ADD 都有对应的 ADDS, 会根据 Rd 的值设置 NZCV (Negative, Zero, Carry,
oVerflow) 值. 算术和逻辑运算都可以加 S 后缀表示运算会影响 NZCV
</p>
<div class="org-src-container">
<pre class="src src-asm"><span class="org-function-name">mov</span> <span class="org-keyword">x0</span>, #-2
<span class="org-function-name">mov</span> <span class="org-keyword">x1</span>, #1
<span class="org-function-name">adds</span> <span class="org-keyword">x0</span>, x0, x1
# x2 为 0x80000000, 因为 N bit 被置位
<span class="org-function-name">mrs</span> <span class="org-keyword">x2</span>, nzcv
</pre>
</div>
<pre class="example" id="org0000010">
int foo(int a, int b) { return (a >= (-4) << 13); }
foo:
0 cmn w0, #0x8, lsl #12
4 cset w0, ge // ge = tcont
8 ret
</pre>
</div>
</li>
<li><a id="org0000014"></a>CMP<br />
<div class="outline-text-7" id="text-1-1-2-1-1-5">
<p>
CMP 实际上是使用 SUBS 实现的伪指令, 以 CMP (immediate) 为例:
</p>
<p>
<code>CMP <Xn|SP>, #<imm>{, <shift>}</code> 相当于 <code>SUBS XZR, <Xn|SP>, #<imm> {, <shift>}</code>
</p>
<p>
B.cond 会根据 CMP 设置的 NZCV 来跳转
</p>
</div>
</li>
<li><a id="org0000017"></a>CMN<br />
<div class="outline-text-7" id="text-1-1-2-1-1-6">
<p>
CoMpare Negative 是使用 ADDS 实现的伪指令, 以 CMN(immediate) 为例:
</p>
<p>
<code>CMN <Xn|SP>, #<imm>{, <shift>}</code> 相当于 <code>ADDS XZR, <Xn|SP>, #<imm> {, <shift>}</code>
</p>
<p>
相当于拿 Xn 和 -imm 做 SUBS, 所以称为 compare negative
</p>
</div>
</li>
<li><a id="org000001c"></a>ADC<br />
<div class="outline-text-7" id="text-1-1-2-1-1-7">
<p>
add with carry
</p>
<p>
gcc 用两个 int64 模拟 __int128 的加法时, 会用到 ADC 指令
</p>
<pre class="example" id="org000001a">
__int128 foo(__int128 a, __int128 b) { return a + b; }
foo:
adds x0, x0, x2
adc x1, x1, x3
ret
</pre>
<p>
RISC-V 则需要手动处理进位
</p>
<pre class="example" id="org000001b">
foo:
mv a5,a0
add a0,a0,a2
sltu a5,a0,a5
add a1,a1,a3
add a1,a5,a1
ret
</pre>
</div>
</li>
</ol>
</div>
<div id="outline-container-org0000022" class="outline-6">
<h6 id="org0000022"><span class="section-number-6">1.1.2.1.2.</span> SUB/NEG</h6>
</div>
<div id="outline-container-org0000027" class="outline-6">
<h6 id="org0000027"><span class="section-number-6">1.1.2.1.3.</span> MUL/SMULL/UMULL</h6>
<div class="outline-text-6" id="text-1-1-2-1-3">
<pre class="example" id="org0000025">
#include <stdint.h>
int64_t foo(int32_t a, int32_t b) { return (int64_t)a * b; }
uint64_t foo2(uint32_t a, uint32_t b) { return (uint64_t)a * b; }
foo:
0 smull x0, w0, w1
4 ret
foo2:
10 umull x0, w0, w1
14 ret
</pre>
<p>
UMULL/SMULL 使得输入不需要做 sext/zext, 对比 RISC-V:
</p>
<pre class="example" id="org0000026">
foo2:
slli a0,a0,32
slli a1,a1,32
srli a1,a1,32
srli a0,a0,32
mul a0,a0,a1
ret
</pre>
</div>
</div>
<div id="outline-container-org000002b" class="outline-6">
<h6 id="org000002b"><span class="section-number-6">1.1.2.1.4.</span> MADD</h6>
<div class="outline-text-6" id="text-1-1-2-1-4">
<pre class="example" id="org000002a">
int32_t foo(int32_t a, int32_t b, int32_t c) { return a + b * c; }
foo:
madd w0, w1, w2, w0
ret
</pre>
</div>
</div>
<div id="outline-container-org000002e" class="outline-6">
<h6 id="org000002e"><span class="section-number-6">1.1.2.1.5.</span> SDIV/UDIV</h6>
</div>
</div>
<div id="outline-container-org0000035" class="outline-5">
<h5 id="org0000035"><span class="section-number-5">1.1.2.2.</span> ADR</h5>
<div class="outline-text-5" id="text-1-1-2-2">
<p>
<code>ADR <Xd>, <label></code>
</p>
<ul class="org-ul">
<li>汇编时会把 label 与 pc 的差表示为一个 21 bit 的 signed int (+/-1M)</li>
<li>运行时 pc 加上这个值可以得到 label 的地址</li>
</ul>
<div class="org-src-container">
<pre class="src src-asm"> # _start 地址为 0x4000d8
<span class="org-function-name">_start</span>:
# x0 的值为 0x4000d9
<span class="org-keyword">adr</span> x0, 1
</pre>
</div>
<p>
ADR 用于小范围的 pc 相对寻址, RISC-V 并没有对应的指令
</p>
<pre class="example" id="org0000034">
$> cat test.c
int foo() { return &foo; }
$> arm-gcc test.c -O3 -mcmodel=tiny
$> arm-objdump -d test.o
foo:
0 adr x0, 0 <foo>
4 ret
</pre>
<p>
正常情况下 gcc 取 symbol 地址会使用 `adrp+add`. 通过 <code>-mcmodel=tiny</code>, 表明 symbol
地址在 pc-relative 1MB 范围内, 可以使用 `adr` 指令
</p>
</div>
</div>
<div id="outline-container-org0000039" class="outline-5">
<h5 id="org0000039"><span class="section-number-5">1.1.2.3.</span> 关于 cmodel</h5>
<div class="outline-text-5" id="text-1-1-2-3">
<p>
arm 有三种 cmodel, 默认为 small
</p>
<ol class="org-ol">
<li><p>
tiny
</p>
<p>
symbol 距离较小, 可以使用 `adr` 指令来加载 symbol 地址
</p></li>
<li><p>
small
</p>
<p>
symbol 距离较大, 需要使用 `adrp+add`
</p></li>
<li><p>
large
</p>
<p>
symbol 距离很大, 需要使用 literal pool 做跳板
</p></li>
</ol>
<pre class="example" id="org0000038">
$> cat test.c
int foo() { return &foo; }
$> arm-gcc -O3 -mcmodel=tiny -c
$> arm-objdump -dr test.o
0000000000000000 <foo>:
0: 10000000 adr x0, 0 <foo>
0: R_AARCH64_ADR_PREL_LO21 foo
4: d65f03c0 ret
$> arm-gcc -O3 -mcmodel=small -c
$> arm-objdump -dr test.o
0000000000000000 <foo>:
0: 90000000 adrp x0, 0 <foo>
0: R_AARCH64_ADR_PREL_PG_HI21 foo
4: 91000000 add x0, x0, #0x0
4: R_AARCH64_ADD_ABS_LO12_NC foo
8: d65f03c0 ret
$> arm-gcc -O3 -mcmodel=large -fno-PIC
$> arm-objdump -dr test.o
0000000000000000 <foo>:
0: 90000000 adrp x0, 0 <foo>
0: R_AARCH64_ADR_PREL_PG_HI21 .text+0x10
4: b9400000 ldr w0, [x0]
4: R_AARCH64_LDST32_ABS_LO12_NC .text+0x10
8: d65f03c0 ret
c: d503201f nop
...
10: R_AARCH64_ABS64 foo
</pre>
<p>
做为对比, RISC-V 的 cmodel 有 medlow 和 medany 两种, 区别在于使用 lui 还是 auipc
</p>
</div>
</div>
<div id="outline-container-org000003d" class="outline-5">
<h5 id="org000003d"><span class="section-number-5">1.1.2.4.</span> ADRP (ADR Page)</h5>
<div class="outline-text-5" id="text-1-1-2-4">
<p>
<code>ADRP <Xd>, <label></code>
</p>
<ul class="org-ul">
<li>汇编时获得 label 所在的 page, 和 pc 所在 page 做差后保存 21 bit 的 signed
int.</li>
<li>执行时把 pc 所在 page 加上这个值得到 label 所在 page</li>
</ul>
<p>
所以 ADRP 与 RISC-V 的 auipc 功能类似但并不相同.
</p>
<div class="org-src-container">
<pre class="src src-asm"> # _start 地址为 0x4000d4
<span class="org-function-name">_start</span>:
# x0 为 0x400000
<span class="org-keyword">adrp</span> x0, _start
</pre>
</div>
<p>
通过 adrp+add, 可以定位 pc+/-4G 的符号, 和 RISC-V 的 auipc+add 作用类似:
</p>
<div class="org-src-container">
<pre class="src src-asm"><span class="org-function-name">_start</span>:
<span class="org-keyword">adrp</span> x0, _start
# :lo12: 类似于 RISC-V gas 的 <span class="org-variable-name">%lo</span>
# x0 等于 _start 地址
<span class="org-keyword">add</span> x0, x0, :lo12:_start
</pre>
</div>
<p>
gcc 针对全局符号访问会生成 adrp+add, 和 RISC-V 的 auipc+add 一样:
</p>
<pre class="example" id="org000003c">
int x;
int foo () {
return x;
}
0000000000000000 <foo>:
0: 90000000 adrp x0, 0 <foo>
0: R_AARCH64_ADR_PREL_PG_HI21 x
4: 91000000 add x0, x0, #0x0
4: R_AARCH64_ADD_ABS_LO12_NC x
8: b9400000 ldr w0, [x0]
c: d65f03c0 ret
</pre>
</div>
</div>
<div id="outline-container-org000005b" class="outline-5">
<h5 id="org000005b"><span class="section-number-5">1.1.2.5.</span> Logical</h5>
<div class="outline-text-5" id="text-1-1-2-5">
</div>
<div id="outline-container-org0000040" class="outline-6">
<h6 id="org0000040"><span class="section-number-6">1.1.2.5.1.</span> AND (immediate)</h6>
<div class="outline-text-6" id="text-1-1-2-5-1">
<p>
<code>AND <Xd|SP>, <Xn>, #<imm></code>
</p>
<ul class="org-ul">
<li>汇编时需要把 imm 编码成 bitmask 的形式
(<a href="https://dinfuehr.github.io/blog/encoding-of-immediate-values-on-aarch64/">encoding-of-immediate-values-on-aarch64</a>), 并不是所有 imm 都可以被编码</li>
</ul>
<p>
imm 需要满足如下的格式:
</p>
<ol class="org-ol">
<li>imm 是某个长度为 (2,4,8,16,32,64) 的 patten 的重复, 例如
0x0110011001100110… 是 0110 这个长度为 4 的 patten 重复</li>
<li><p>
patten 只能包含连续的 1, 或者能由连续的 1 通过循环右移得到, 例如 0110, 1001
是合法的 patten, 但 0101 不是
</p>
<div class="org-src-container">
<pre class="src src-asm"># 4位的 0b0011 循环右移一位, 重复 8 次
<span class="org-function-name">and</span> <span class="org-keyword">w0</span>, w0, #0x99999999
# 32位的 0x00000006, 不移位, 不重复
<span class="org-function-name">and</span> <span class="org-keyword">x0</span>, x0, #0x6
</pre>
</div></li>
</ol>
</div>
</div>
<div id="outline-container-org0000043" class="outline-6">
<h6 id="org0000043"><span class="section-number-6">1.1.2.5.2.</span> AND (shifted register)</h6>
<div class="outline-text-6" id="text-1-1-2-5-2">
<p>
<code>AND <Xd>, <Xn>, <Xm>{, <shift> #<amount>}</code>
</p>
</div>
</div>
<div id="outline-container-org0000046" class="outline-6">
<h6 id="org0000046"><span class="section-number-6">1.1.2.5.3.</span> ORR</h6>
<div class="outline-text-6" id="text-1-1-2-5-3">
<p>
or
</p>
</div>
</div>
<div id="outline-container-org0000049" class="outline-6">
<h6 id="org0000049"><span class="section-number-6">1.1.2.5.4.</span> EOR</h6>
<div class="outline-text-6" id="text-1-1-2-5-4">
<p>
Exclusive OR, 异或
</p>
</div>
</div>
<div id="outline-container-org000004c" class="outline-6">
<h6 id="org000004c"><span class="section-number-6">1.1.2.5.5.</span> MVN</h6>
<div class="outline-text-6" id="text-1-1-2-5-5">
<p>
not
</p>
</div>
</div>
<div id="outline-container-org0000050" class="outline-6">
<h6 id="org0000050"><span class="section-number-6">1.1.2.5.6.</span> TST</h6>
<div class="outline-text-6" id="text-1-1-2-5-6">
<p>
<code>TST <Xn>, #<imm></code> 即 <code>ANDS XZR, <Xn>, #<imm></code>
</p>
<pre class="example" id="org000004f">
int foo(int x, int y) {
if (x & 0x3) {return x;}
return y;
}
int bar(int x, int y) {
if (x & 0x5) {return x;}
return y;
}
foo:
tst x0, 3
csel w0, w1, w0, eq
ret
bar:
mov w2, 5
tst w0, w2
csel w0, w1, w0, eq
ret
</pre>
</div>
</div>
<div id="outline-container-org0000054" class="outline-6">
<h6 id="org0000054"><span class="section-number-6">1.1.2.5.7.</span> BIC</h6>
<div class="outline-text-6" id="text-1-1-2-5-7">
<p>
<code>BIC <Xd>, <Xn>, <Xm>{, <shift> #<amount>}</code>
</p>
<p>
Xn 中与 Xm 掩码对应的 bit 被 clear, BIC 不支持 imm
</p>
<pre class="example" id="org0000053">
int foo(int x, int y) { return x & ~(y << 2); }
foo:
bic w0, w0, w1, lsl 2
ret
</pre>
</div>
</div>
<div id="outline-container-org0000058" class="outline-6">
<h6 id="org0000058"><span class="section-number-6">1.1.2.5.8.</span> ORN</h6>
<div class="outline-text-6" id="text-1-1-2-5-8">
<p>
<code>ORN <Xd>, <Xn>, <Xm>{, <shift> #<amount>}</code>
</p>
<p>
Rd = Rn OR NOT shift(Rm, amount)
</p>
<pre class="example" id="org0000057">
int foo(int x, int y) { return x | ~(y >> 2); }
foo:
orn w0, w0, w1, asr 2
ret
</pre>
</div>
</div>
</div>
<div id="outline-container-org0000083" class="outline-5">
<h5 id="org0000083"><span class="section-number-5">1.1.2.6.</span> Bit</h5>
<div class="outline-text-5" id="text-1-1-2-6">
</div>
<div id="outline-container-org000005e" class="outline-6">
<h6 id="org000005e"><span class="section-number-6">1.1.2.6.1.</span> ASR</h6>
<div class="outline-text-6" id="text-1-1-2-6-1">
<p>
算术右移
</p>
<ul class="org-ul">
<li><p>
register
</p>
<p>
<code>ASR <Xd>, <Xn>, <Xm></code>
</p></li>
<li><p>
immediate
</p>
<p>
<code>ASR <Xd>, <Xn>, #<shift></code>
</p>
<p>
shift 范围为 0~63
</p></li>
</ul>
</div>
</div>
<div id="outline-container-org0000061" class="outline-6">
<h6 id="org0000061"><span class="section-number-6">1.1.2.6.2.</span> LSR</h6>
</div>
<div id="outline-container-org0000064" class="outline-6">
<h6 id="org0000064"><span class="section-number-6">1.1.2.6.3.</span> LSL</h6>
</div>
<div id="outline-container-org0000068" class="outline-6">
<h6 id="org0000068"><span class="section-number-6">1.1.2.6.4.</span> ROR</h6>
<div class="outline-text-6" id="text-1-1-2-6-4">
<p>
循环右移
</p>
<pre class="example" id="org0000067">
uint64_t foo(uint64_t x) { return x >> 8 | x << 56; }
foo:
ror x0, x0, 8
ret
</pre>
<p>
上述优化只适用于 unsigned int, 因为 `x>>8` 必须是逻辑右移才与 ror 等价
</p>
</div>
</div>
<div id="outline-container-org000006c" class="outline-6">
<h6 id="org000006c"><span class="section-number-6">1.1.2.6.5.</span> UBFX/SBFX</h6>
<div class="outline-text-6" id="text-1-1-2-6-5">
<p>
Unsigned BitField eXtract
</p>
<p>
<code>UBFX <Xd>, <Xn>, #<lsb>, #<width></code>
</p>
<p>
假设 X0 为 0b0000000 <b>0101011</b> 000110100001110100
</p>
<p>
为了取出 0101011 部分, 需要用 `UBFX X1, X0, #18, #7`
</p>
<p>
若使用 SBFX, 则取出部分的最高位会作为符号位做符号扩展
</p>
<pre class="example" id="org000006b">
uint32_t foo(uint32_t x) { return (x >> 8) & 0xf; }
foo:
ubfx x0, x0, 8, 4
ret
</pre>
</div>
</div>
<div id="outline-container-org0000070" class="outline-6">
<h6 id="org0000070"><span class="section-number-6">1.1.2.6.6.</span> BFI</h6>
<div class="outline-text-6" id="text-1-1-2-6-6">
<p>
BitField Insert, leaving other bits unchanged
</p>
<p>
<code>BFI <Xd>, <Xn>, #<lsb>, #<width></code>
</p>
<p>
把 Xn 插入到 Xd[lsb+width:lsb] 位置, 假设 X0 为 0x1234, X1 为 0xabcd, 则 `bfi
x0, x1, #4, #16` 后 X0 为 0xabcd4
</p>
<pre class="example" id="org000006f">
uint32_t foo(uint32_t x, uint32_t y) { return (x & ~0xf0) | ((y << 4) & 0xf0); }
foo:
bfi w0, w1, 4, 4
ret
</pre>
</div>
</div>
<div id="outline-container-org0000073" class="outline-6">
<h6 id="org0000073"><span class="section-number-6">1.1.2.6.7.</span> UXTB/SXTB/UXTH/SXTH/SXTW</h6>
<div class="outline-text-6" id="text-1-1-2-6-7">
<p>
UXTB: Unsigned eXTend Byte
SXTH: Signed eXTend Halfword
</p>
<p>
<code>SXTH <Xd>, <Wn></code>
</p>
<p>
不存在 UXTW, 因为可以用 `MOV Wd, Wn` 代替: 操作 Wd 时 Xd 的高 32 位会清零
</p>
</div>
</div>
<div id="outline-container-org0000078" class="outline-6">
<h6 id="org0000078"><span class="section-number-6">1.1.2.6.8.</span> REV/REV16/REV32</h6>
<div class="outline-text-6" id="text-1-1-2-6-8">
<ul class="org-ul">
<li>REV 是 reverse byte, 例如 rev(0x1234abcd) 结果为 0xcdab3412</li>
<li>REV16 是以 16 bit 一组做 reverse byte, 例如 rev16(0x1234abcd) 结果为
0x3412cdab</li>
</ul>
<pre class="example" id="org0000076">
#include <stdint.h>
uint32_t foo(uint32_t x) {
return ((x >> 24) & 0x000000FF) | ((x >> 8) & 0x0000FF00) |
((x << 8) & 0x00FF0000) | ((x << 24) & 0xFF000000);
}
foo:
rev w0, w0
ret
</pre>
<p>
__builtin_bswap 对应 rev, 但 __builtin__bswap32/__builtin__bswap16 并非直接对应
rev32/rev16, 因为它们只会 swap 低 32/16 位, 而不是每 32/16 位一组, 例如:
</p>
<pre class="example" id="org0000077">
uint32_t foo(uint32_t x) {
return __builtin_bswap16(x);
}
foo:
rev16 w0, w0
and w0, w0, 65535
ret
</pre>
</div>
</div>
<div id="outline-container-org000007c" class="outline-6">
<h6 id="org000007c"><span class="section-number-6">1.1.2.6.9.</span> CLZ</h6>
<div class="outline-text-6" id="text-1-1-2-6-9">
<p>
count leading zero bits
</p>
<pre class="example" id="org000007b">
int foo(int a) { return __builtin_clz(a); }
foo:
clz w0, w0
ret
</pre>
</div>
</div>
<div id="outline-container-org0000080" class="outline-6">
<h6 id="org0000080"><span class="section-number-6">1.1.2.6.10.</span> RBIT</h6>
<div class="outline-text-6" id="text-1-1-2-6-10">
<p>
reberse bit order
</p>
<p>
arm 没有提供 ctz (count trailing zero bits), 可以通过 RBIT 和 clz 实现
</p>
<pre class="example" id="org000007f">
int foo(int a) { return __builtin_ctz(a); }
foo:
rbit w0, w0
clz w0, w0
ret
</pre>
</div>
</div>
</div>
<div id="outline-container-org0000098" class="outline-5">
<h5 id="org0000098"><span class="section-number-5">1.1.2.7.</span> Branch</h5>
<div class="outline-text-5" id="text-1-1-2-7">
</div>
<div id="outline-container-org0000086" class="outline-6">
<h6 id="org0000086"><span class="section-number-6">1.1.2.7.1.</span> B/BL</h6>
<div class="outline-text-6" id="text-1-1-2-7-1">
<p>
<code>B <label></code>
<code>BL <label></code>
</p>
<p>
无条件相对跳转, 类似于 RISC-V 的 jal.
</p>